PY32F072CBT6

2.5.2.3. 電壓檢測（PVD） Programmable Voltage detector（PVD）模塊可以用來檢測 VCC 電源（也可以檢測 PB7 引腳的電壓）， 檢測點可通過寄存器進行配置。當 VCC 高于或低于 PVD 的檢測點時，產生相應的復位標識。 該事件內部連接到 EXTI 的 line 16，取決于 EXTI line 16 上升/下降沿配置，當 VCC 上升超過 PVD 的檢測 點，或者 VCC 降低到 PVD 的檢測點以下，產生中斷，在中斷服務程序中用戶可以進行緊急的 shutdown 任務。 VCC PVD output VPVDRx VPVDFx Configurable hysteresis 圖 2-4 PVD 閾值 2.5.3. 電壓調節器 芯片設計兩個電壓調節器： ? MR（Main regulator）在芯片正常運行狀態時保持工作。 ? LPR（low power regulator）在 stop 模式下，提供更低功耗的選擇。 2.5.4. 低功耗模式 芯片在正常的運行模式之外，有 2 個低功耗模式： PY32F072 Datasheet Rev0.2 13/67 ? Sleep mode：CPU 時鐘關閉（NVIC，SysTick 等工作），外設可以配置為保持工作。（建議只使 能必須工作的模塊，在模塊工作結束后關閉該模塊） ? Stop mode：該模式下 SRAM 和寄存器的內容保持，高速時鐘 PLL、HSI 和 HSE 關閉，VDD 域 下大部分模塊時鐘都被停掉。GPIO，PVD，COMP output，RTC 和 LPTIM 可以喚醒 stop 模式。 2.6. 復位 芯片內設計兩種復位，分別是：電源復位和系統復位。 2.6.1. 電源復位 電源復位在以下幾種情況下產生： ? 上下電復位（POR/PDR） ? 欠壓復位（BOR） 2.6.2. 系統復位 當產生以下事件時，產生系統復位： ? NRST pin 的復位 ? 窗口復位(WWDG) ? 獨立復位(IWDG) ? SYSRESETREQ 軟件復位 ? Option byte load 復位（OBL） ? 電源復位（POR/PDR、BOR） 2.7. 通用輸入輸出 GPIO 每個 GPIO 都可以由軟件配置為輸出（push-pull 或者 open drain），輸入（floating，pull-up/down，analog），外設復用功能，鎖定機制會凍結 I/O 口配置功能。 2.8. 硬件除法器 32 位有符號/無符號整數硬件除法器。 硬件除法器支持以下特性： ? 可配置有符號/無符號整數除法計算 ? 32 位被除數， 32 位除數 ? 輸出 32 位商和 32 位余數 ? 除數為零警告標志位，除法運算結束標志位 ? 8 個時鐘周期完成一次除法運算 ? 寫除數寄存器觸發除法運算開始